

Rechnerstrukturen

Vorlesung im Sommersemester 2008

Prof. Dr. Wolfgang Karl

Universität Karlsruhe (TH)

Fakultät für Informatik


Institut für Technische Informatik



- **Kapitel 3: Multiprozessoren – Parallelismus auf Prozess/Thread-Ebene**

3.4: Verbindungsstrukturen

- Topologie: Klassifizierung



- **Statische Verbindungsnetze**

- **K-ärer n-Kubus (Cubes, Würfel)**

- Allgemeine Form eines Kubus-Verbindungsnetzwerkes
- Ringe, Gitter, oder Hyperkubi sind topologisch isomorph zu einer Familie von K-ären n-Kubus Netzwerken
 - n ist die Dimension
 - Radius K ist die Anzahl der Knoten, die einen Zyklus in einer Dimension bilden
- Enthält $N=K^n$ Knoten
- Die Knoten werden über eine n-stellige binäre Radius K Zahl der Form a_0, a_1, \dots, a_{n-1} adressiert
 - Jede Stelle $0 \leq a_i < K$ stellt die Position des Knotens in der entsprechenden i-ten Dimension dar, mit $0 \leq i \leq n-1$
 - Ein Nachbarknoten in der i-ten Dimension zu einem Knoten mit Adresse a_0, a_1, \dots, a_{n-1} kann erreicht werden mit $a_0, a_1, \dots, a_{(i \pm 1)} \bmod k, \dots, a_{n-1}$.
- Knotengrad ist $2n$ und der Diameter ist $n \left\lceil \frac{k}{2} \right\rceil$

- **Statische Verbindungsnetzwerke:**
 - **Hyperkubus (Hypercubes)**
 - Verallgemeinerter Würfel:
 - die $N = 2^n$ Prozessoren sind Ecken eines n -dimensionalen Würfels, wobei die Verbindungen dann die Kanten des Würfels darstellen.
 - Komplexität ist $(N \cdot \log_2 N) / 2$.
 - Diameter beträgt $\log_2 N$.
 - Lange Zeit häufigste Verbindungsstruktur bei den nachrichtengekoppelten Multiprozessoren, aber:
 - Skalierbarkeit:
 - » Jede Erweiterung benötigt mindestens die Verdopplung der Prozessorenanzahl.
 - » Aus räumlichen Anordnungsgründen begrenzt.

- **Statische Verbindungsnetzwerke:**
 - Hyperkubus
 - e-Cube Routing
 - Die Knotennummern werden als Binärzahlen geschrieben, dadurch unterscheiden sich benachbarte Knoten in genau einer Stelle, die zudem die Richtung der Verbindung angeben kann (Hamming Distanz)
 - Eine einfache Wegewahl:
die Bits in Start- und Zieladresse werden mittels einer XOR-Verbindung verknüpft und das Resultat bestimmt die möglichen Wege.


- **Statische Verbindungsnetzwerke:**
 - Hyperkubus
 - e-Cube Routing Algorithmus:
 - „messages are routed in increasingly higher dimensions of channels until the destination is reached“
 - Dimension eines Kanals = Bitposition von (Knoten# XOR Knoten#)

- **Statische Verbindungsnetzwerke:**

- Hyperkubus: e-cube Routing

- Beispiel:


- $A = (010)$ und $B = (111)$
- $W = A \text{ XOR } B = 101$
- $(010) \rightarrow (011) \rightarrow (111)$,
- $(010) \rightarrow (110) \rightarrow (111)$



- **Dynamische Verbindungsnetzwerke:**
 - Geeignet für Anwendungen mit variablen und nicht regulären Kommunikationsmustern
 - **Bus:**
 - Wird von den am Bus angeschlossenen Prozessoren gemeinsam benützt
 - Ein Datentransport zu einem Zeitpunkt
 - Nachricht von einer Quelle zu jedem Ziel in einem Schritt
 - Busbandbreite = $w * f$
 - » w : Anzahl der Datenleitungen (Busbreite)
 - » F : Frequenz
 - » Bestimmt maximale Anzahl der Prozessoren, d. h. die Bandbreite muss mit dem Produkt der Anzahl der Prozessoren und ihrer Geschwindigkeit abgestimmt werden

- **Dynamische Verbindungsnetzwerke:**
 - **Bus:**
 - Reduzierung des Busverkehrs
 - » Verwendung von Cache-Speichern mit Cache-Kohärenz-Protokollen
 - Verwendung von sog. Split-Phase Busprotokollen
 - » Das Protokoll gibt den Bus nach der Übertragung einer Speichereferenzanforderung wieder frei
 - » Wenn der Speicher bereit ist, das Datum zu liefern, fordert dieser den Bus an und schickt die Daten als Antwort
 - » Ermöglicht, dass andere Prozessoren in der Zwischenzeit den Bus anfordern können, vorausgesetzt, dass ein verschränkter Speicher vorliegt oder Pipelining möglich ist


- **Dynamische Verbindungsnetzwerke:**
 - Kreuzschienenverteiler (Crossbar)
 - Vollständig vernetztes Verbindungswerk mit allen möglichen Permutationen der N Einheiten, die über das Netzwerk verbunden werden



- **Dynamische Verbindungsnetzwerke:**
 - **Kreuzschienenverteiler (Crossbar)**
 - Hardware-Einrichtung, die so geschaltet werden kann, dass in einer Menge von Prozessoren alle möglichen disjunkten Paare von Prozessoren gleichzeitig und blockierungsfrei miteinander kommunizieren können.
 - In Abhängigkeit vom Zustand der Schaltelemente im Kreuzschienenverteiler können dann je zwei beliebige Elemente aus den verschiedenen Mengen miteinander kommunizieren.
 - Alle $N!$ Permutationen sind möglich
 - An den Kreuzungspunkten sitzen Schaltelemente: hoher Hardware-Aufwand
 - Kosten: N^2 Schaltelemente (bei N Knoten pro Dimension)
 - Ein Schaltelement entspricht einem Paar von Quelle und Ziel, so dass die Darstellung einer Permutation als eine Liste solcher Paare direkt zu der korrekten Schaltung der Schalterelemente führt.



- **Dynamische Verbindungsnetzwerke:**
 - Schaltelemente (2x2 Kreuzschienenverteiler)
 - bestehen aus Zweierschaltern mit zwei Eingängen und zwei Ausgängen, die entweder durchschalten oder die Ein- und Ausgänge überkreuzen können

→ Schalernetzwerke



Durchschalten

● Kontakt, der geöffnet oder geschlossen werden kann



Vertauschen


- **Dynamische Verbindungsnetzwerke:**
 - Mehrstufige Verbindungsnetzwerke (Schalternetzwerke, Permutationsnetzwerke)
 - Kompromiss zwischen der niedrigeren Leistungsfähigkeit von Bussen und hohem Hardware-Aufwand von Kreuzschienenverteilern
 - Oft 2 x 2 Kreuzschienenverteiler (Schalterelement) als Grundelement

- **Dynamische Verbindungsnetzwerke:**
 - **Permutationsnetze**
 - p Eingänge des Netzes können gleichzeitig auf p Ausgänge geschaltet werden und somit wird eine Permutation der Eingänge erzeugt.
 - **Einstufige Permutationsnetze**
 - enthalten eine einzelne Spalte von Zweierschaltern,
 - **mehrstufige Permutationsnetze**
 - enthalten mehrere solcher Spalten
 - Spalten: Stufen des Permutationsnetzwerkes


- **Dynamische Verbindungsnetzwerke:**
 - Permutationsnetze
 - reguläre Permutationsnetzwerke:
 - p Eingänge, p Ausgänge und k Stufen mit jeweils $p/2$ Zweierschaltern, wobei die Zahl p normalerweise eine Zweierpotenz ist.
 - Irreguläre Permutationsnetzwerke
 - weisen gegenüber der vollen regulären Struktur Lücken auf

- **Dynamische Verbindungsnetzwerke:**
 - **Permutationen**
 - eineindeutige (bijektive) Zuordnungen von Eingängen zu Ausgängen
 - Man stellt die Eingänge als binären Zahlenwert dar, d.h., man nummeriert die Eingänge beginnend mit 0 bis zum $(2n-1)$ -ten Eingang durch.
 - Auf diese Weise ordnet man also jedem Eingang eine Art Adresse zu.
 - Die Permutation lässt sich nun durch eine Bitmanipulation dieser Adresse darstellen, so dass am Ausgang neue Bitmuster entstehen.


- **Dynamische Verbindungsnetzwerke:**
 - Permutationen
 - Mischpermutation M (Perfect Shuffle):
 - $M(a_n, a_{n-1}, \dots, a_2, a_1) = (a_{n-1}, \dots, a_2, a_1, a_n)$



- **Dynamische Verbindungsnetzwerke:**
 - Permutationen
 - Kreuzpermutation K (Butterfly):
 - $K(a_n, a_{n-1}, \dots, a_2, a_1) = (a_1, a_{n-1}, \dots, a_2, a_n)$




- **Dynamische Verbindungsnetzwerke:**
 - Permutationen
 - Tauschpermutation T (Butterfly):
 - Negation des niedrigwertigen Bits
 - $T(a_n, a_{n-1}, \dots, a_2, a_1) = (a_n, a_{n-1}, \dots, a_2, \bar{a}_1)$




- **Dynamische Verbindungsnetzwerke:**
 - **Omega-Netzwerk**
 - Das Netzwerk für $p=2n$ Ein-/Ausgänge umfasst $n = \lg p$ Stufen von Zweierschaltern, die untereinander jeweils nach dem Grundmuster der Mischpermutation verknüpft sind.
 - Gesamtzahl der Zweierschalter in einem Omega-Netzwerk mit $p = 2n$ Ein-/Ausgängen beträgt $(p/2) * \lg p$
 - Nicht blockierungsfrei

- **Dynamische Verbindungsnetzwerke:**
 - Speichergekoppeltes Omega-Netzwerk mit 8 Eingängen und 8 Ausgängen




Speichergekoppeltes Switching-Banyan- Netzwerk mit 16 Ein- und 16 Ausgängen




- **Kapitel 3: Multiprozessoren – Parallelismus auf Prozess/Thread-Ebene**

3.5: Multiprozessoren mit gemeinsamem Speicher

- Multiprozessoren mit gemeinsamem Speicher



- Multiprozessoren mit verteiltem
gemeinsamem Speicher




- Gültigkeitsproblem

- wenn diese Prozessoren jeweils unabhängig voneinander auf Speicherwörter des Hauptspeichers zugreifen können.
 - Mehrere Kopien des gleichen Speicherwortes müssen miteinander in Einklang gebracht werden.
- Eine Cache-Speicherverwaltung heißt cache-kohärent, wenn ein Lesezugriff immer den Wert des zeitlich letzten Schreibzugriffs auf das entsprechende Speicherwort liefert.

• Speicherhierarchie

- Ausnützen der Lokalitätseigenschaft von Programmen
- Kompromiss zwischen Preis und Leistungsfähigkeit
- Hierarchie von Speicherkomponenten
 - Speicherkomponenten mit unterschiedlichen Geschwindigkeiten und Kapazitäten



- Definitionen und Eigenschaften

- Cache-Speicher

- Pufferspeicher mit schnellem Zugriff

- Wichtigste Anwendung:

- » Pufferspeicher zwischen Hauptspeicher und Prozessor

- » Stellt die während einer Programmausführung jeweils aktuellen Hauptspeicherinhalte für Prozessorzugriffe als Kopien möglichst schnell zur Verfügung.

- Weiteres Beispiel:

- » Translation-Lookaside Buffer (TLB)

- **Definitionen und Eigenschaften**
 - Cache-Speicher-Steuerung /Cache-Controller
 - Sorgt dafür, dass der Cache-Speicher in der Regel das Datum enthält, auf das der Prozessor als nächstes zugreift.
 - Besondere Strategien für das
 - Laden
 - Aktualisieren und
 - Adressieren des Inhalts
 - Speicherung von Befehlen / Daten
 - Gemeinsam in einem Cache oder
 - Getrennt jeweils in einem Befehls- und Daten-Cache
 - Harvard-Architektur
 - Cache-Hierarchie
 - Cache-Speicher auf mehreren Ebenen
 - Inklusionseigenschaft
 - Inhalt des auf höchster Stufe stehenden Cache-Speichers auf in den Cache-Speichern auf niedrigerer Ebene:
 - » $(L1\$) < (L2\$) < \dots$

- **Definitionen und Eigenschaften**
 - **Blockrahmen, Zeile (Block-Frame, Cache-Line)**
 - Datenteil
 - Folge von Speicherwörtern im Cache-Speicher
 - Blocklänge in Bytes bestimmt die Länge der Zeile
 - Anzahl der Speicherplätze in einem Blockrahmen
 - **Adresstikett (Adress-Tag):**
 - Verbunden mit Blockrahmen
 - Enthält den gemeinsamen Adressteil der in einer Zeile gespeicherten Datenkopien.
 - **Statusbits**
 - **Valid-Bit**
 - Gültigkeitsbit zeigt an, ob Cache-Zeile gültige Kopien enthält
 - **Dirty-Bit**
 - Zeigt für Daten-Caches an, ob die Daten in der Cache-Zeile verändert worden sind

- **Arbeitsweise**

- Cache-Steuerung prüft bei Speicherzugriffen des Mikroprozessors, ob

- der zur Speicheradresse gehörende Hauptspeichereintrag als Kopie im Cache steht (Bedingung 1) und
- dieser Cache-Eintrag durch das Valid-Bit als gültig gekennzeichnet ist (Bedingung 2).
- Treffer (Cache-Hit):
 - Beide Bedingungen sind erfüllt
- Fehlzugriff (Cache-Miss):
 - Eine der beiden Bedingungen ist nicht erfüllt

- **Arbeitsweise**

- Cache-Fehlzugriff

- Aktionen bei Lesezugriffen (read-miss)

- Lesen des Datums aus den niedrigeren Ebenen oder dem Hauptspeicher und Laden des Cache-Speichers
- Kennzeichnen der Cache-Eintrages als gültig (Setzen des Valid-Bits)
- Speichern der Adressinformation im Adressteil des Cache-Speichers

- Aktionen bei Schreibzugriffen (write-miss):

- Aktualisierungsstrategie bestimmt, ob
 - » der entsprechende Block in Cache geladen und dann mit dem zu schreibenden Datum aktualisiert wird, oder ob
 - » nur der Hauptspeicher aktualisiert wird und der Cache unverändert bleibt.

- Cache-Treffer

- Zugriff erfolgt auf Speicher

- **Wohin wird ein Block im Cache geladen?**
 – Cache-Organisation

Hauptspeicher

Block $B_j \quad j = 0, 1, \dots, (n-1)$

Kapazität: $n * b = 2^{s+w}$ Wörter





Abbildung von $\{B_j\}$ nach $\{Z_i\}$

Cache

Blockrahmen Z_i (Cache-Zeile)


$i = 0, 1, \dots, (m-1)$

Kapazität: $m * b = 2^{r+w}$ Wörter



$n \gg m, n = 2^s, m = 2^r$
 jeder Block enthält b Wörter
 mit $b = 2^w$


- Cache-Organisation
 - Direct-Mapped Cache



- **Cache-Organisation**
 - Vollassoziativer Speicher
 - jeder Block des Hauptspeichers kann auf jede Zeile des Cache-Speichers abgebildet werden (Flexibilität)
 - Ersetzungsstrategie gibt vor, welche Zeile beim Laden ersetzt werden soll (z.B. Least-Recently-Used)
 - hoher Hardware-Aufwand (Anzahl Vergleiche = Anzahl Zeilen)

- Cache-Organisation

- Vollassoziativer Cache




- Cache-Organisation

- k -fach satzassoziativer Speicher

- Kompromiss zwischen Direct-Mapped- und vollassoziativem Cache;
- Zusammenfassen von k Zeilen zu einer Menge (set)
- Aufteilen der m Cache-Zeilen in $v = m/k$ Mengen zu je k Zeilen;
- jede Menge wird über eine d Bit breite Nummer identifiziert: $2^d = v$;
- ein Block B_j kann in eine der verfügbaren Zeilen Z_f in einer Menge S_i abgebildet werden:
- $B_j \rightarrow Z_f \in S_i$, mit $j(\text{mod } v) = i$.

- Cache-Organisation
 - 2-fach mengenassoziativer Cache



- **Aktualisierungsstrategie**
 - **Befehls-Caches:**
 - Prozessor führt nur Lesezugriffe durch
 - Im Cache befindet sich immer die identische Kopie des Hauptspeichers
 - **Daten-Cache:**
 - Prozessor führt auch Schreibzugriffe durch.
 - Im Hauptspeicher können sich veraltete Daten befinden
 - **Aktualisierungsstrategie**
 - Bei Schreibzugriff (write hit)
 - » Aktualisieren des Cache-Speichers oder des Hauptspeichers oder beide (write hit):
 - Lesezugriffe dürfen nicht auf inzwischen veraltete Daten gehen;

- Aktualisierungsstrategie für Caches mit je einem Valid- und einem Dirty-Bit

Cache-Zugriff	Write-Through No-Write Alloc.	Write-Through Write-Alloc.	Copy-Back
Read-Hit	Cache-Datum --> CPU	Cache-Datum --> CPU	Cache-Datum --> CPU
Read-Miss	HS-Block, Tag --> Cache HS-Datum --> CPU 1 --> V	HS-Block, Tag --> Cache HS-Datum --> CPU 1 --> V	Cache-Zeile --> HS HS-Block, Tag --> Cache HS-Datum --> CPU 1 --> V, 0 --> D
Write-Hit	CPU-Datum --> Cache, HS	CPU-Datum --> Cache, HS	CPU-Datum --> Cache 1 --> D
Write-Miss	CPU-Datum --> HS	HS-Block, Tag --> Cache, 1 --> V CPU-Datum --> Cache, HS	Cache-Zeile --> HS HS-Block, Tag --> Cache 1 --> V CPU-Datum --> Cache 1 --> D